(54) OPTICAL REPEATING DEVICE

(11) 56-35548 (A)

(43) 8.4. (19) JP


(21) Appl. No. 55-84160 (22) 20.6.1980

(71) SHARP K.K. (72) SHIYUUHEI YASUDA

(51) Int. Cl3. H04B9/00,G02F1/01

PURPOSE: To obtain quite a new-type optical repeating device, by performing the transmission and reception of the light through several units of semiconductor lasers arranged in the middle of the optical transmission medium and then providing the feedback preventing means between the semiconductor laser and the optical transmission medium.

CONSTITUTION: The optical repeating device consists of the joint laser beam transmitter and receiver 1 and 2, the reflection polarizer 3 provided between the transmitter 1 and the receiver 2 and utilizing the Brewster's angle, and the 1/2-wavelength plate 4 each. The reflection polarizer 3 functions as an eliminating means for the feedback light of the optical repeating device. If a correspondence is secured between the reflection factors of the polarizer 3 and the beams b₁ and c₂ as R₉₀ (01: incident angle; 02: angle of refraction) and R₀ respectively, the signal beam b1 sent from the joint laser 1 reaches the joint laser 2 with no loss. However, the beam from the laser 2 receives the reflection loss due to the polarizer 3 and does not reach the laser 1.



 $R_0 = \frac{\sin^2(\theta_1 - \theta_2)}{\sin^2(\theta_1 + \theta_2)}$

 $R_{90} = \frac{t \ln 2 (\theta 1 - \theta 2)}{t \ln 2 (\theta 1 + \theta 2)}$

(54) AUTOMATIC RETRANSMISSION REQUEST SYSTEM

(11) 56-35550 (A)

(43) 8.4.1981 (19) JP


(21) Appl. No. 54-110214 (22) 31.8.1979

(71) FÜJITSU K.K. (72) KAZUMI YAMASHITA(2)

(51) Int. Cl3. H04L1/16

PURPOSE: To maintain the transmission velocity in a high efficiency, by performing the error control for the communication system by the selection repeating block ARQ system in the normal state and then applying the go-back NARQ system only when the error is repeated twice.

CONSTITUTION: With reception of the transmission station NAK (negative) signal, a decision is given to the N-block preceding confirmation signal via the holding circuit 3 whether it is NAK (negative) or ACK (affirmative). And in the case of ACK, only the words went back by N blocks are transmitted again. While in the case of NAK, the multiplexer 1 is switched to transmit again the preceding block. In such way, an error control is given in the normal state by the selection repeating block ARQ system to transmit again only the words receiving the retransmission request due to the error. And in case the error is detected twice, an control is given by the go-back NARQ system to transmit again not only the words receiving the retransmission request due to the error but the N-1 blocks subsequent to the word received in a correct way.



7: (N+1)-notation counter (negative edge), a: output, b: shift register, c: multiptexer terminal, d: transmission information, e: sending inhibition of transmission information, f: reception of return signal, g: clock

(54) DIGITAL PHASE DETECTING SYSTEM

(11) 56-35551 (A) (43) 8.4.1981 (19) JP


(21) Appl. No. 54-110208 (22) 31.8.1979

(71) FUJITSU K.K. (72) TATSUKI HAYASHI

(51) Int. Cl³. H04L7/02//H04L27/00,H04L27/22

PURPOSE: To ensure an easy detection for the zero cross point and thus to secure an assured phase detection of the timing signal, by deciding the positive or negative code to the sampling value and then giving a comparison between the two sampling values of the adjacent different codes.

CONSTITUTION: The analog signal containing the transmitted timing signal component is supplied to the analog/digital converter 11 to be converted into the digital input signal for reception. The timing component is extracted out of the digital input signal in the form of the digital timing signal and through the timing component extracting circuit 12. And a comparison is given through the phase detecting circuit 13 between the sampling values of the adjacent different codes. Based on this result of comparison, the phase of the digital timing signal is detected. And the oscillator 14 is controlled by the output of the phase detection. Then the digital output signal is divided through the digital dividing circuit 15 to obtain the sampling cycle signal T₅.





(9) 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭56-35550

(5) Int. Ci.²
H 04 L 1/16

識別記号

庁内整理番号 7230-5K **3公開 昭和56年(1981)4月8日**

発明の数 1 審査請求 未請求

(全 4 頁)

60自動再送要求方式

②特

顧 昭54-110214

②出 類 昭54(1979)8月31日

@発 明 者 山下一美

堺市上野芝町 8 -313-23

70発 明 者 藤原値賀人

箕面市今宮267-3

⑫発 明 者 高橋修

ØШ

川崎市中原区上小田中1015番地

富士通株式会社内

願 人 富士通株式会社

川崎市中原区上小田中1015番地

10代 理 人 弁理士 青木朗

外3名

10

15

20

99 AB 4

1 発明の名称

自動再送要求方式

2. 特許請求の範囲

A局からB局にアータを伝送する通信系で伝送中に減りが検出された場合その減り勝を再送する方式にかいて、通常状態にかいては減りにより再送要求された部のみを再送する通択機器しアロック(8BLECTIVE BEPEAT BLOCK)ABQ方式により減り削りを行ない。一定時間内に2度の減りが検出された場合には減りにより再送要求された部のみでなく正しく受信されたその時についくN-1プロックも再送するコーペックN(GO-BACK-N)ABQ方式に含動的に切換えて減り制御を行なりことを特徴とする自動再送要求方式。

3. 発明の詳細な説明

本発明は自動再送要求方式、さらに詳しくはデータ通信の通信系化かける値り制御方式として用いられる自動再送要求方式に関するものである。 4日データ通信にかいて伝送されるデータの重 は時日とともに増加してかりしかもアータの使用 される方法も複雑となりより高い伝送精度が要求 されている。

このようなアータ通信の適信系においては伝送中に発生する誤りに対処するために誤り制御を行なう方法なり必要がある。これらの誤り制御を行なう方法としては債在種々の方法が用いられているがこの中で本発明の背景となる選択繰延しアロックARQ方式(8BLECTIVE BEPEAT BLOCK ARQ方式(8BLECTIVE BEPEAT BLOCK ARQ方式)とゴーバックNARQ方式(GO-BACKNARQ)とブーバックNARQ方式(CO-BACKNARQ)とブーバックNARQ方式(CO-BACKNARQ)と

デーバックN ABQ方丈は観りだよつて再送 要求された符号部だけでなく本来なら再送を必要 としない正しく受信されたN-1節のその部につ なく信号も再送するものである。したがつて向ー アロックが何度も観れば伝送速度が着しく低下す る。一方にかいて退れ論点しアロックABQ方式 では再送要求が生じた節のみを再送するものであ 。したがつて高い伝送速度が持られるが受信された順列を再編成するための理論的には無限のペ

(2)





特類昭56- 35550(2)

15

20

10

15

について西面により評価に説明する。

本発明の目的はとれら2つの方式の欠点を解析するために选 時は選択機器しアロックABQ方式にかいて減り倒御を行ない同一勝が2度以上再送要求を出された場合にはゴーパックN-ABQ方式に切着えて誤り制御を行なり自動再送要求方式を提供することにある。

ツフアメモリモ必要とする。

本発明によればA局からB局にデータを伝送する適信系で伝送中に無りが検出された場合その誤り語を再送する方式にかいて、通常状態にかいては誤りにより再送長末された節のみを再送する過程を行ない、2度の誤りが検出された場合には誤りにより再送要求された節のみでなく正しく受信されたものがにつなくN-1プロックも再送するデーペックN(GO-BACK-N)ARQ方式に自動的に切換えてほり割算を行なりことを特徴とする自動再送要求方式が提案される。

以下本発明にかかる自動再送要求方式の契着例

(3)

ウェアを示す。同数において1はマルテプレクサ、 2は第1のシフトレジスタ(シフトレジスタ1)、 3はACK(0),NAK(1)利定ホールP回路、4はゲート回路、5は第2のシフトレジスタ 回路(シフトレジスタ2)、5はゲート回路、6

第1間は本発明にからる方式の送信局のハード

はR8フリンプフロンプ国路、7はN+1進カウンタ(ネグテイブエンジカウンタ)、8はゲート

図路である。つぎに第2図は本発明にか3る方式 の受信局のハードウェアを示す。第2図にかいて 11は第1のシフトレジスタ(シフトレジスタ1)。

1 2 は第 2 のシフトレジスタ (シフトレジスタ 2)、 1 3 はマルテプレクサ、1 4 は鉄り校出回路、15 は第 3 のシフトレジスタ (シフトレジスタ 3)、

16は痛ものシフトレジスタ(シフトレジスタ4)、 17かよび18はゲート回路、19はB8フリッ プフロップ回路、20はN+1進力ウンタ(ネガ テイプエッジカウンタ)、21,22,23はゲ

ート回路である。 まか第 8 図は第 1 週かよび第 2

(4)

図のハードウエア代用いられるクロックのタイム テヤートである。

つぎに第1図の送信局のハードウェアの動作の 手腰について高4回を参照しつつ説明する。解4 図は情報観と、送信符号と、シフトレジスタ1の 内容と、受信局よりの返送信号と、シフトレジス タ2の内容と、B8フリップフロップの出力と、 N+1進カウンタの内容の変化を長にして示した ものである。なか解4図の長は通択機忍しプロッ タARQ方式とゴーペック3ARQ方式を採用し た場合を示したものである。

第1 図にかいて送信局がNAK(否定)信号を受取ると。そのNプロック的の確認信号をホールド凹路3 化よりNAK(否定)かACK(肯定)かを制定しACK(肯定)であればNプロック展った耐火がを再送し、NAK(否定)の場合化はマルナプレクサ1を切り替えてNプロック前にもNAK(否定)を再送する。またNプロック前にもNAK(否定)を受け取つていた場合にはゴーペック3モード指示用のN41進カウンタを動作させてゴー

パック3再送モードに入る。第8回の長にかいて NAK信号们を受けるとシフトレジスタ2にかけ るプロック印によりシフトレジスタ1の内容付が 戦りであると判定してとの減り符号を送信符号目 によつて再送する。つぎにNAX信号例を受けた 場合のシフトレジスタ2だかけるプロックN、叔 り符号(ト)かよび送信符号(f)の関係は助と関係であ る。ととにおいて再びNAK信号(9)を受信すると シフトレジスタ2Kおけるアロック凶によりシフ トレジスタ1の内容例が無りであると判定してと の戦り符号研とその後の符号2個計3個を再送す る。つもり第3卤において切がゴーペックモード 3 の再送にあたる。またNAK信号份を受取つた 場合はシフトレジスタ1の内容回を終りと判定す るととも化すでに8アロック的にもNAK信号を 受けているからカウンタを動作させ例により何び りに示すゴーペックモード3を再送する。

つぎに称2回の免債何のハードウエアの動作の 手順についてお5回を参照しつ3点明する。第5回は第2回におけるシフトレジスタ1タよび2、

· ジスタ1かよび2、 20

(6)



排版昭56- 35550(3)

10

15

20

る。これは第5回の切り、切に相当する。

以上幹級に説明したように本発明にかいては通時退択機返しプロック ABQ方式にかいて通信 平の観り制御を行ない、観りが2 威騰忍されたと をにのみプープロックーN ABQ方式にかいて 観り制御を行なうことにより伝送速度を通信系の 状態に対応して効率よく維持でき且つ伝送品質も 通信系の状態により効率よく確保できるためデー タ通信の適信系に用いてその効果は振る大である。 4 昭面の簡単な説明

第1回は本発明にからる方式の送信仰のプロック図、第2回は同じく受信仰のプロック図、第3 図は第1回かよび第2回のプロック図において用いられるクロックのタイムテヤート、第4回は本発明にからる方式の送信仰の動作手順を示す図、第5回は同じく受信仰の動作手順を示す図である。

図にかいて1はマルテプレクサ、2は31のシフトレジスタ(シフトレジスタ1)、3はACK(0),NAK(1)利定ホールド回路、4はゲート回路、5は第2のシフトレジスタ回路(シフ

(8)

フトレジスタ4はシフト停止状態に保持されてい (7)

.出力、シフトレジスタるおよびも、カウンタの内

客、フリップフロップ回路の内容の変化の相互関

係を示す。第5卤化かいてシフトレジスタ1の送

信仰の過信符号を原告に示し、丸印を存した数字

は観りの発生した故事を示し、また代。何は選択

・練返し再送符号、付、何はゴーペック3再送符号

を示す。ボ5回にかいて味1,杯2かよびある棚

においては近信側より近られた送信符号がシフト レジスタ1および2を介して信報係の出力1,2,

3 ,……の選序に出力される状態を示す。尚第5

図にかいて出力に情報がわらわれていたい期間は

鉄りにより再送されている符号が処理されている

期間を示し、この期間にかいては第 4 のシフトレ

ジスタ1 6 K 1 『 (都 5 図中の財 , 付) が出力 されるかフリップフロップ 1 9 K 1 『 (第 5 図中の

(H、枌、切、切、内、外)が出力されてかりこれがゲ

ート団略17を介して出力を兼止状態に競狩する。 なお減り符号の処理が開始されそれが処理されて

いる期間中ボ5回にかいて示されているようにジ


トレジスタ2)、5はゲート回路、6は凡8フリップフロンプ回路、7はN+1進カウンタ(ネガテイアエンジカウンタ)、8はゲート回路、11は再1のシフトレジスタ(シフトレジスタ1)、12は第2のシフトレジスタ(シフトレジスタ2)、13はマルナプレタサ、14は減り検出回路、15は第3のシフトレジスタ(シフトレジスタ3)、16は第4のシフトレジスタ(シフトレジスタ4)、17かよび18はゲート回路、19は比8フリンプフロンプ回路、20はN+1進カウンタ(ネガテイアエンジカウンタ)、21,22,23はゲート回路である。

特 許 出 順 人

富士温快式会社

特許出載代理人

 第 二 図



1 - 1 1 2 3 N 1 2 3 N 1 2


(0)



持龍昭56- 35550(4)

第 2 図 -

第 4 図



押船區	进信符号	シフトレ ⁽²⁾ ジスタ i	赵送信号	シフトレ ⁽⁵⁾ ジベテ 2	(6) R.S F.F.	37)
7 B	2 3 4 5 (±) 3 6 (±) 3 6 5 (*) 7 8 5 7 8	3 5 6 3 5 6 3 7 5 6 8 7 7 5 8	(S) NAK	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 0 1 1 0 0 1 1 1	0 0 0 0 0 1 2 3 0 0 1 2 3
9 10 11	9 10 11	8 7 5 9 6 7 10 9 8 11 10 9	DACK BACK BACK	0 0 1 1	0 0 0	0 0 0

第 5 図

	(11)	f (12	7	(15)	(16)	(20)	(19)
	シフトレ	シフトレジ	1	シフトレ	シフトレジス	カウン	
	1000	J 2 2	出力	<i>im</i> #3	9 4	外喀	F.F.C
	1						
	2	١,	1	0	000000	0	0
	1	l	l	0	000000	0	0
	3	2 1	Į	١,	000000	0	0
	4	3 2 1	١.			- 1	
	(1)(S)	4 3 2	1 1	0	100000		0
	(1)(3)	5 4 3	2	,	010000	0	0
			i	1	(101000	0	1(+)
	(a)_	⑤ 4 ③		0	101000	1	1(4)
	7 5	(5) 4 (3)		0 (7)	101000	2	1(2)
	[3	(5) 4 (3)	_			- 1	
(1.5)	N 6	3 3 4	3	0	1101000	3	0
	ß	6 3 (5)	4	0	010100	0	0
				1	1001010	0	1(%)
	7	6 3 🕲		ا ه	001010	1	1(4)
	8-	6 3 (5)		(*)	{	· · · · - ·	1(4)
	15	6 3 (5)		0	001010	2	
(£)	7	5 6 3	5	0	001010	3	0
 /	É	7 5 6	1	0	000107	0	0
	٠.	' ' '	6	0	000010	0	0
	9	8 7 5		0	(4)		
	10	9 8 7		ا ا	000001	0	0
			7		000000	0	.0
						1	